PATENT ABSTRACTS OF JAPAN

(11)Publication number:

11-174126

(43)Date of publication of application: 02.07.1999

(51)Int.Ci.

601R 31/28

(21)Application number: 09-345180

(71)Applicant:

MATSUSHITA ELECTRIC IND CO LTD

(22)Date of filing:

15.12.1997


(72)Inventor:

SHIMODA TAMASUKE

(54) SELF-INSPECTION PATTERN GENERATION DEVICE FOR INCORPORATION IN LOGIC CIRCUIT AND PATTERN SELECTION METHOD (57)Abstract:

PROBLEM TO BE SOLVED: To perform an self-inspection for incorporation of all elements in circuit to be inspected quickly, by a circuit with a scale that is required at the minimum for a logic circuit that is subjected to scan path design.

SOLUTION: An auxiliary pattern storage memory 116 is provided in addition to a random number generation circuit 102 as a circuit for generating a pattern for inspecting a logic circuit block 103 in the same semiconductor integrated circuit 101, first, the pattern being generated by the random number generation circuit is applied to each scan chain 105 of the circuit 103 to be inspected, and the pattern being stored is read from the memory 116 after the generation of a random number is completed and is applied to a scan chain 105.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出顧公開番号

特開平11-174126

(43)公開日 平成11年(1999)7月2日

(51) Int.CL.*

識別紀号

G01R 31/28

FΙ

G01R 31/28

V

G

審査請求 未請求 請求項の数2 OL (全 6 頁)

(21) 出頭番号

(22) 出版日

特顧平9-345180

平成9年(1997)12月15日

(71)出版人 000005821

松下電器產業株式会社

大阪府門真市大字門真1006番地

(72)発明者 下田 希祐

大阪府門真市大字門真1006番地 松下電器

産業株式会社内

(74)代理人 弁理士 宫井 啖夫


(54) 【発明の名称】 論理回路の組込み自己検査パターン発生装置およびパタ

ーン選定方法

(57)【要約】

【課題】スキャンパス設計された論理回路に対し、必要 最小限の規模の回路を用い、短い時間で被検査回路内の 全ての素子を対象にした組込み自己検査を行なう論理回 路の組込み自己検査パターン発生装置およびパターン選 定方法を提供する。

【解決手段】論理回路ブロック103を検査するパター ンを発生する回路として、同一の半導体集積回路 101 の内部に、乱数生成回路102のほかに、補助パターン 記憶メモリ116を設け、最初、乱数生成回路102で 生成したパターンを被検査回路103の各スキャンチェ ーン105に印加し、乱数の生成が一巡したのち、記憶 していたパターンをメモリ116から読み出して、スキ ャンチェーン105に印加する。



【特許請求の範囲】

【請求項1】 スキャンパス設計された論理回路ブロッ クを組込み回路にて自己検査するためのパターンを発生 する論理回路の組込み自己検査バターン発生装置であっ て、被検査回路を検査するための乱数パターンを発生す る乱数生成回路と、前記被検査回路を検査するためのパ ターンを記憶した補助パターン記憶メモリと、前記乱数 生成回路および前記補助パターン記憶メモリの出力を切 り替えて前記被検査回路に入力する選択回路とを備えた 論理何路の組込み自己検査パターン発生装置。

【請求項2】 請求項1に記載した論理回路の組込み自 己検査パターン発生装置を構成する補助パターン記憶メ モリに蓄積するパターンを選定する方法であって、最初 に乱数生成回路で発生したパターンにより被検査回路を 対象に故障シミュレーションを行い、この故障シミュレ ーションでの未検出故障を検出し得るバターンを生成 し、このパターンを前記補助パターン記憶メモリに蓄え たデータに置き換えることを特徴とする論理回路の組込 み自己検査パターン選定方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】この発明は、論理回路の組込 み自己検査パターン発生装置およびパターン選択方法に 関し、特に半導体回路内部に検査回路を組み込んで被検 査回路内の全ての素子を対象に故障検査を行なうための 論理回路の組込み自己検査パターン発生装置およびパタ ーン選定方法に係るものである。

[0002]

【従来の技術】図3はスキャンチェーンを内蔵するスキ ャンパス設計された論理回路に対する従来の組込み自己 検査パターン発生装置を示すブロック図である。図3に おいて、501は半導体集積回路、503は検査対象と なるスキャンパス設計された論理回路ブロック、502 は被検査回路に対して乱数パターンを発生する乱数生成 回路、509は被検査回路から出力されるパターンを圧 縮する出力パターン圧縮回路、511は期待値保持レジ スタ、510は出力パターン圧縮回路509と保持され た期待値を比較し良否結果信号512を出力するための 出力比較回路である。

【0003】ここで、図5の論理回路ブロック503と 乱数生成回路502の関係について詳しく説明する。 一 般的に、スキャンフリップフロップ504で構成された スキャンチェーン505を内蔵する論理回路ブロック5 03を、半導体集積回路501の内部に組み込んだ自己 検査回路装置により故障検査する場合、論理回路ブロッ ク503内の構造にメモリブロックのような規則性が存 在しないので、論理回路ブロック503内のスキャン用 フリップフロップ504にすべての組み合わせが起こる ようなパターンを印加する必要がある。

【0004】そのため、1つの手法として、被検査回路 50 る。

である論理回路ブロック503内の全てのスキャンフリ ップフロップ504の合計数の段数のレジスタ513で 構成された線形フィードバックシフトレジスタ5 1 4 を 用いた乱数生成回路502を、論理回路ブロック503 と同一の半導体集積回路501の内部に設計し、乱数生 成回路502により各レジスタ513で生成したパター ンを、切り替え信号507でセレクタ508を制御する ことにより、組込み自己検査時には、スキャンチェーン 505上のスキャンフリップフロップ504化シフトイ 10 ンすることによって、論理回路ブロック503内のスキ ャンフリップフロップ504にすべての組み合わせの状 態を設定していた。506はスキャン入力信号、515 は排他的論理和ゲートである。

[0005]

【発明が解決しようとする課題】しかしながら、すべて の組み合わせを発生させるというこの従来のバターン発 生装置では、フリップフロップ数πの被検査回路に対し ては、2" (2のn乗) 通りのパターンを発生すること になり、フリップフロップ数に対して、生成すべきパタ 20 ーン数が指数関数的に増加し、またパターン発生をおと なっていくにつれて未検出の故障を検出する能力の無い パターンも次第に頻繁に現れてくることから、入力数の 多いブロックに対してはパターン生成時間が非常に長 く、また生成するパターンに無駄が多いという問題点、 および組込み自己検査パターン発生装置が大きくなると いう問題点があり、現実的に実用に耐えるものではなか った

【0006】一方、パターン生成時間を短縮するととも に回路面積を削減するために、各スキャンチェーン毎に 乱数パターンを生成するための線形フィードバックシフ トレジスタ514を分割し、かつ構成するレジスタ51 3の数を各スキャンチェーン505上のフリップフロッ ブ504の数よりも減らして、その個数をnより小さい mにすると、2 " (2のm乗)となり、レジスタの個数 の減少割合に比べて生成されるパターンの組み合わせ数 は急激に小さくなっていくが、それに伴い、スキャンフ リップフロップ504に設定できる状態の組み合わせ数 も急激に減少するため、全部の組み合わせパターンを発 生したとしても全く制御されない故障が増加する。即 ち、十分な故障検出率に到達できないため、対象のブロ ック回路で故障が発生していても見落としてしまう可能 性があった。

【0007】との発明は、とのような課題を解決し、被 検査回路を含む半導体集積回路内部に、乱数生成回路の 他に、パターン記憶用のメモリを設け、乱数生成回路で 設定することができないパターンを追加発生することに より、比較的短い時間で被検査回路内の全ての素子を対 象にした故障検査を行うことができる論理问路の組込み 自己検査パターン発生装置を提供することを目的とす

【0008】またとの発明は、パターン記憶メモリの容量を少なくするととができる論理回路の組込み自己検査パターン選定方法を提供することを目的とする。 【0008】

【課題を解決するための手段】請求項1記載の論理回路の組込み自己検査パターン発生装置は、スキャンパス設計された論理回路ブロックを組込み回路にて自己検査するためのパターンを発生する論理回路の組込み自己検査パターン発生装置であって、被検査回路を検査するための乱数パターンを発生する乱数生成回路と、被検査回路の乱数パターンを発生する乱数生成回路と、被検査回路に大きであるためのパターンを記憶した補助パターン記憶メモリと、乱数生成回路および前記補助パターン記憶メモリの出力を切り替えて被検査回路に入力する選択回路とを備えたものである。

【0010】請求項1記載の論理回路の組込み自己検査 パターン発生装置によれば、半導体回路内部において、 乱数生成回路で生成したパターンで検出できない故障の 検出をおこなうためのパターンを補助パターン記憶メモ リに蓄積しておき、最初、乱数生成回路で生成したパタ ーンを被検査回路の各入力に印加し、乱数の生成が一巡 20 したのち、配憶しておいたパターンを補助パターン配憶 メモリから読み出して、被検査回路の入力に印加する。 この結果、パターン蓄積用の補助パターン記憶メモリが あることにより、乱数生成回路をスキャンフリップフロ ップ数より少ない段数の線形フィードバックシフトレジ スタで構成することができ、被検査回路内の全ての素子 を対象にした故障検査を、必要最小限の回路規模のバタ ーン発生装置を使用して行うことができるとともに、短 い時間で被検査回路内の全ての素子を対象にした故障検 査を行うことが可能になるので、パターン発生装置全体 で発生するパターン生成時間を短縮することができる。 【0011】請求項2記載の論理回路の組込み自己検査 バターン選定方法は、請求項1 に記載した論理问路の組 込み自己検査パターン発生装置を構成する補助パターン 記憶メモリに蓄積するパターンを選定する方法であっ て、最初に乱数生成回路で発生したパターンにより被検 査回路を対象に故障シミュレーションを行い、この故障 シミュレーションでの未検出故障を検出し得るパターン を生成し、このパターンを補助パターン記憶メモリに蓄 えたデータに置き換えることを特徴とするものである。 【0012】請求項2記載の論理回路の組込み自己検査 パターン選定方法によれば、故障検出効果の高いパター ンをテストパターン自動生成手段を用いて選定すること により、それのみを補助パターン記憶メモリに蓄積で き、必要な補助パターン記憶メモリの容量を最小限にお さえることができる。

[0013]

【発明の実施の形態】以下、この発明の実施の形態を図 1 および図2を用いて説明するが、この発明が実施の対象とする技術の前提として、検査の対象となる回路は、 スキャンチェーンを内蔵するスキャンパス設計された論 理回路とし、この回路を半導体回路内部に組み込んだ自 己検査回路装置により故障検査をするものとする。

【0014】図1は、この発明の実施の形態における、スキャンパス設計された論理回路の組込み自己検査パターン発生装置を示す回路図である。なお、スキャンパス設計とは、論理回路の故障検査を容易にするための設計手法の一つで、論理回路に含まれるフリップフロップに対し、テスト専用のパス(これをスキャンチェーンと呼ぶ。)を通して制御、観測を可能とする設計手法のことである。

【0015】図1において、101は半導体集積回路、103は検査対象となるスキャンパス設計された論理回路ブロック、102は被検査回路に対して乱数パターンを発生する乱数生成回路、116は被検査回路に対するパターンがあらかじめ記憶された補助パターン記憶メモリ、108は組込み自己検査時に論理回路ブロック103に対して乱数生成回路102で生成したパターンを使用するか補助パターン記憶メモリ116に記憶されたパターンを使用するかを選択し制御するための選択回路であるセレクタ、109は被検査回路から出力されるパターンを圧縮する出力パターン圧縮回路、111は期待値保持レジスタ、110は出力パターン圧縮回路109と保持された期待値を比較し良否結果信号112を出力するための出力比較回路である。

【0016】被検査回路である論理回路ブロック103 が含まれる半導体集積回路101の内部に、乱数生成回 路102と補助バターン記憶メモリ116、およびそれ らを選択・制御するセレクタ108を設計する。論理同 路ブロック103に対しては、通常は外部または他のブ ロックから入力されるが、自己検査時には、乱数生成回 路102でパターンを生成して論理回路ブロック103 に入力するか、乱数生成回路102からは生成し得ない パターンをあらかじめ記憶しておいた補助パターン記憶 メモリ116から読み出して論理回路ブロック103に 入力するかを選択できるように設計をおとなう。乱数生 成回路102は、論理回路ブロック103のスキャンフ リップフロップ104の合計数にかかわらず、2 (2 の血乗)が許容される全体のテスト時間に十分収まるバ ターン数となるように、mの値を決定し、乱数生成回路 102を、mをレジスタ113の個数とする線形フィー ドバックシフトレジスタ114で構成して設計する。補 助パターン記憶メモリ116は、スキャンチェーン10 5の総本数分をピット数とし、またその総本数と同数の メモリ出力ライン118をもつ。メモリ制御信号117 の変化により、アドレスカウンタ119の出力値が1ず つ変化して、補助パターン記憶メモリ116を読み出し アクセスするアドレスを1ずつ変えることによって、読 み出す値を次々と変えていく。補助パターン記憶メモリ 50 116には、1つのアドレスごとに1クロック信号でス

キャンチェーン105 にシフトインするデータを記憶しておく。したがって、補助パターン記憶メモリ116 には、スキャンフリップフロップ104 に対してスキャンチェーン105 を通してシフトインするのに必要な総クロック数のアドレスを有する。

【0017】次に、輪理回路ブロック103に対して組 込み自己検査を実行する場合には、まず、切り替え信号 107でセレクタ108を制御することにより、自己検 査生成パターン生成回路として、乱数生成回路102を 選択し、乱数生成回路102で生成したパターンをスキ 10 +ンチェーン105上のスキャンフリップフロップ10 4に各スキャンチェーン105ごとに順次シフトインす ることにより、論理回路ブロック103内ではスキャン チェーン105に接続したスキャンフリップフロップ1 04を使用してスキャンパステストを行う。 スキャンフ リップフロップ104に対して乱数生成回路102で生 成し得るすべての組み合わせの状態を設定し終えると、 次に切り替え信号107でセレクタ108を制御すると とにより、自己検査生成パターン生成回路として、補助 パターン記憶メモリ116を選択し、補助パターン記憶 20 る。 メモリ116にあらかじめ記憶しておいたパターンを順 次読み出してスキャンチェーン105上のスキャンフリ ップフロップ104に各スキャンチェーン105どとに 順次シフトインすることにより、論理回路ブロック10 3内ではスキャンチェーン105に接続したスキャンフ リップフロップ104を使用してスキャンパステストを 行う。なお、106はスキャン入力信号、115は排他 的論理和ゲートである。

【0018】図2は、図1における補助バターン記憶メモリ116に蓄積するテストバターンを選定するための処理手順を示すフローチャートである。図1の乱数生成回路102と論理回路ブロック103の部分をセレクタ108を介さずに直結し、それと、出力バターン圧縮回路109、出力比較回路110、期待値保持レジスタ111のそれぞれの部分を加えて、良否結果信号112を出力端子とする論理回路モデル201を作成し、故障定義手段202を用いて論理回路モデル201内の被検査回路内の全ての信号線に対して故障を定義し、シミュレーション対象故障一覧203に出力する。

【0019】そして、良否結果信号112において出力 40 信号の観測をおこない、乱数生成回路102に含まれる線形フィードバックシフトレジスタ114をシフト動作させるクロック信号204を用いて、故障シミュレーション手段205において、故障シミュレーションを時刻順に実行する。初期時刻において、論理回路モデル中に、現時点でのシミュレーション対象故障一覧203に含まれる全ての故障を設定し、クロック信号を1回入力し、正常値および故障の影響を伝搬させる。論理回路モデルに設定しておいた観測点で論理回路モデルからの出力を観測する時間に到達した場合に その観測点で検出 50

される可能性の無い故障を分類した未検出故障一覧を作成し、それを次のサイクルにおけるシミュレーション対象故障一覧203として、各サイクルを繰り返す。乱数生成回路から生成されるパターンが一巡すると、その時点でのシミュレーション対象故障一覧203を、乱数生成パターンでの最終的な未検出故障情報208として出力する。

【0020】次に、図1の論理回路ブロック103の部分に対応する論理回路モデル207を作成し、計算機上で実現されるテストパターン自動生成手段208によって、未検出故障情報206に含まれている各々の故障を対象に、それを検出するパターンを求める。これを論理回路ブロックで必要な故障検出率を満足するまでおこない、各スキャンチェーン105にシフトインする信号値を時刻顧に並べた補助パターンテーブル209を作成する。この補助パターンテーブル209における1時刻の信号値の並びを1アドレスずつに割り当て、図1の補助パターン記憶メモリ116に記憶しておく。

【0021】表1は補助パターンテーブルの一例である。

【0022】 【表1】

時刻	入力信号值			
	а	ь	С	
Ti	1	0	0	
T 2	0	1	0	
Т 8	1	0	0	シフトイ
T 4	1	1	1	
T 5	0	0	1 .	
T 6	×	×	×	
T 7	0	1	1	
T 8	1	0	1	
T 9	0	0	1	シフト4
T 10	1	1	1	
T11	0	0	0	
T12	×	×	×	_
•••	•••	•••		

【0023】 この例では、検査対象となる論理回路ブロック103内に存在する3本のスキャンチェーン105からそれぞれ5個のスキャンフリップフロップ104の状態を設定する場合を表している。論理回路ブロックにおける3本のスキャンチェーン105の入力端子a、b、cに対して、時刻T1に、a=1,b=0,c=

含まれる全ての故障を設定し、クロック信号を1回入力 b, cに対して、時刻T1に、a=1, b=0, c= し、正常値および故障の影響を伝搬させる。論理回路モ 0、時刻T2に、a=0, b=1, c=0のように、入 デルに設定しておいた観測点で論理回路モデルからの出 力信号値を与えるパターンを表している。時刻T1、T 力を観測する時間に到達した場合に、その観測点で検出 50 2, T3, T4, T5において、それぞれのクロック信

母に同期してスキャンチェーン105の入力端子 a、b、cから入れたテストデータがスキャンチェーン105上をスキャンフリップフロップ104の1つ分シフトし、このようなシフトイン動作が5クロック分連続しておこなわれる。次に、時刻T8においてクロックに同期してスキャンフリップフロップ104は通常データを入力から出力に送り込む動作をおこなう。時刻T8では、スキャンチェーン105へのシフトイン動作はおこなわれないため、スキャンチェーン105の入力端子 a、b、cに入れる値は0であっても1であってもかまわないので、"×"と記載している。時刻T7~T12についても、同様に行なわれる。

【0024】表2は表1の補助パターンテーブルの内容 に対応する補助パターン記憶メモリ116の記憶内容を 説明するものである。

[0025]

【表2】

アドレス	ピット			
1,60%	1	2	3	
1	1	0	0	
2	0	1	0	
3	1	0	Q	
4	1	1	1	
5	0	0	1	
6	0	3	1	
7	1	0	1	
8	0	0	1	
9	1	1	1	
10	0	0	0	

【0026】補助パターン記憶メモリ116の各ピットは、各スキャンチェーン105に対応しており、各アドレスは、先頭からの時刻に対応している。シフトインする時刻での入力端子a, b. cそれぞれの入力信号値を第1ピット、第2ピット、第3ピットに割り当てて、T1, T2, T3という時刻に対応して、それぞれ第1ア 40ドレス、第2アドレス、第3アドレス、… のように時刻順に、補助パターン記憶メモリ116に蓄積する。

[0027]

【発明の効果】請求項1記載の論理回路の組込み自己検査パターン発生装置によれば、半導体回路内部において、乱数生成回路で生成したパターンで検出できない故障の検出をおとなうためのパターンを補助パターン記憶メモリに蓄積しておき、最初、乱数生成回路で生成した

パターンを被検査回路の各入力に印加し、乱数の生成が一巡したのち、記憶しておいたパターンを補助パターン記憶メモリから読み出して、被検査回路の入力に印加する。この結果、パターン蓄積用の補助パターン記憶メモリがあることにより、乱数生成回路をスキャンフリップフロップ数より少ない段数の線形フィードバックシフトレジスタで構成することができ、被検査回路内の全ての素子を対象にした故障検査を、必要最小限の回路規模のパターン発生装置を使用して行うことができるとともに、短い時間で被検査回路内の全ての素子を対象にした故障検査を行うことが可能になるので、パターン発生装置全体で発生するパターン生成時間を短縮することができる。

【0028】請求項2記載の論理回路の組込み自己検査パターン選定方法によれば、故障検出効果の高いパターンをテストパターン自動生成手段を用いて選定することにより、それのみを補助パターン記憶メモリの容量を最小限におさえることができる。

20 【図面の簡単な説明】

【図1】との発明の一実施の形態における論理回路の組込み自己検査パターン発生装置の構成を示すブロック図である。


【図2】図1の補助バターン記憶メモリに蓄積するテストバターンを選定するための処理手順を示すフローチャートである。

【図3】従来の論理回路の組込み自己検査パターン発生 装置の構成を示すブロック図である。


【符号の説明】

- 30 101 半導体集積回路
 - 102 乱数生成回路
 - 103 論理回路ブロック
 - 104 スキャンフリップフロップ
 - 105 スキャンチェーン
 - 106 スキャン入力信号
 - 107 切り替え信号
 - 108 セレクタ
 - 109 出力パターン圧縮回路
 - 110 出力比較回路
 - 0 111 期待値保持レジスタ
 - 112 良否結果信号
 - 113 レジスタ
 - 114 線形フィードバックレジスタ
 - 115 排他的論理和ゲート
 - 116 補助パターン記憶メモリ
 - 117 メモリ制御信号
 - 118 メモリ出力ライン
 - 119 アドレスカウンタ

【図1】



【図2】



【図3】

